摩根士丹利指出，AI核心瓶颈正从“算力墙”转向“存储墙”：DDR5带宽两年仅增14%，而推理Token同期激增超320倍，DRAM价格重回近30年高位。预计2030年云端存储支出达4180亿美元，存储占云厂商资本开支比重将由12%升至40%。未来竞争关键在于突破容量、带宽与成本制约的存储体系，投资逻辑从GPU向制程、封装、互连、存算一体及新材料等六大方向扩散。
随着大模型参数规模、推理Token和Agentic AI快速增长，存储系统正成为制约AI进一步扩张的核心限制因素。
摩根士丹利在最新发布的全球科技深度报告中提出，容量不足、带宽受限和成本高企共同构成"存储墙"（Memory Wall），未来AI基础设施的竞争，将越来越取决于谁能突破这一系统性瓶颈。
报告预计，到2030年，Agentic AI将贡献全球DRAM新增需求的26%至77%，云端存储支出将增至4180亿美元，2026年至2030年复合增速约8%。与此同时，存储在云厂商资本开支中的占比将由2023年的12%提升至2027年的40%，资本投入强度持续攀升。
摩根士丹利认为，这意味着AI产业链的投资逻辑正从GPU等计算芯片，逐步向整个存储生态扩散。未来受益的不仅是传统存储厂商，还包括制程、封装、互连、材料、存算一体等多个细分方向。
报告预计，不含HBM的新型存储技术总市场规模（TAM）将从2025年的12亿美元扩大至2030年的230亿美元；若计入HBM，2030年整体市场规模有望达到2760亿美元。
从GPU到存储体系：AI基础设施的“重心迁移”
摩根士丹利指出，AI产业的核心瓶颈正从“算力墙”转向“存储墙”：处理器性能持续攀升，但存储带宽与容量的提升严重滞后。
数据显示，DDR5单通道带宽预计仅从2024年的44.8GB/s增至2026年的51.2GB/s，两年增幅约14%；而同期全球AI推理Token生成量将从每月约10万亿个激增至3200万亿个，增长超320倍，两者差距急剧拉大。
存储成本亦成为AI部署的关键制约。当前CPU服务器中存储相关BOM成本占比高达73%，DRAM每GB价格更回升至近30年高位。摩根士丹利认为，这已不仅是供给不足，更折射出架构、接口、封装、计算模式与材料体系的系统性挑战。
由此，AI产业发展重心正发生迁移：过去市场围绕GPU展开竞争，未来决定系统扩展能力的将是整个存储体系。从先进制程、HBM、封装，到CXL、MRDIMM、存算一体及新材料，围绕“内存之墙”的技术创新将成为AI基础设施升级的主要驱动力。
简言之，GPU决定AI跑多快，内存系统决定AI走多远。 下一轮AI投资机会，也将从计算芯片延伸至整个存储产业链。
六大创新方向打开产业空间
围绕突破"存储墙"，摩根士丹利将未来技术演进归纳为六大方向。
第一是先进制程。 DRAM已进入1γ（1c）节点时代，三星、SK海力士和美光均已启动量产或爬坡。不过，从1β到1γ的线宽缩小幅度已不足10%，二维DRAM正逐渐接近物理极限。NAND方面，行业已迈入200层至300层时代，美光量产276层产品、三星第九代V-NAND达到286层、SK海力士已实现321层量产，路线图则指向2030年前突破1000层。
第二是存储架构创新。 包括PLC NAND、3D DRAM、ZAM以及zHBM等新架构正在推进。其中，3D DRAM希望通过垂直堆叠突破密度瓶颈，但具备完整电容结构的量产仍需较长时间。
第三是先进封装。 HBM路线图正迈向HBM4和HBM4E，预计2027年16层HBM4E将实现量产，单栈带宽达到1.5TB/s至2TB/s以上。SanDisk推出的高带宽闪存（HBF）则通过TSV连接多个3D NAND阵列，可提供最高4TB显存容量，在带宽接近HBM的同时，容量达到其8至16倍，首批样品预计于2026年下半年交付。此外，晶圆级堆叠（WoW）市场预计将由2025年的1000万美元快速增长至2030年的98亿美元，年复合增速高达322%。
第四是外围互连芯片。 MRDIMM通过集成MRCD和MDB芯片，实现双通道并行访问，可将有效带宽提升至DDR5原生频率的两倍。CXL则借助PCIe实现内存扩展，突破传统DIMM容量限制。摩根士丹利将2030年CXL MXC芯片市场规模预测由9.9亿美元上调至21亿美元，CXL交换芯片市场规模则由6.64亿美元上调至19亿美元。进入DDR6时代，双路服务器RCD芯片用量预计将由24颗增至96颗。
第五是存算一体（PIM/CIM）。 三星HBM-PIM（Aquabolt-XL）和SK海力士GDDR6-AiM已进入商业化阶段。实验数据显示，PIM可将平均内存访问延迟降低逾50%，部分场景性能提升最高可达16倍，能效提升超过80%。
第六是新材料。 包括Si/SiGe超晶格沟道、TiO₂基电容介质、HZO铁电材料以及钼金属化等新材料体系正加速导入，以降低功耗、提升存储密度并改善制造工艺，为下一代3D DRAM和3D NAND提供支撑。
Comments